最新提出的集成技术使用堆叠方法设计。图片来源：东京理工大学
科技日报记者 刘霞
日本研究人员报告称，他们设计出了一种新的集成处理器和存储器的三维技术，实现了全世界最高的性能，为更快、更高效的计算铺平了道路。这种创新的堆叠架构实现了比迄今最先进的存储器技术更高的数据带宽，同时也最大限度地减少了访问每个数据字节所需的能量。相关研究论文已经提交近日召开的ieee 2023超大规模集成电路技术与电路研讨会。
为了增加数据带宽，科学家们必须在处理单元和存储器之间增加更多线路，或者提高数据的传输速率。第一种方法很难实现，因为上述组件之间的传输通常发生在二维中，这使得添加更多导线变得棘手。而增加数据速率需要增加每次访问一个比特所需的能量，这也是一大挑战。
日本东京理工大学研究团队提出了一种名为“bbcube 3d”的技术，该技术可以让处理单元和动态随机存取存储器（dram）之间更好地集成。bbcube 3d最显著的方面是实现了处理单元和dram之间的三维而非二维连接。该团队使用创新的堆叠结构，其中处理器管芯位于多层dram之上，所有组件通过硅通孔互连。
团队评估了新体系结构的速度，并将其与两种最先进的存储器技术（ddr5和hbm2e）进行了比较。研究人员称，bbcube 3d有可能实现每秒1.6兆字节的带宽，比ddr5高30倍，比hbm2e高4倍。此外，由于bbcube具有低热阻和低阻抗等特性，3d集成可能出现的热管理和电源问题可得到缓解，新技术在显著提高带宽的同时，比特访问能量分别为ddr5和hbm2e的1/20和1/5。
